首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 在Verilog Booth乘法器代码

在Verilog Booth乘法器代码

资 源 简 介

 ;在这个booth mltiplier中,它包含booth算法、全加器、寄存器、,

文 件 列 表

RTL
BoothEncod4Rad16Bit.v
BoothEncoder16Bit.v
BoothENTB.v
BoothMulTest.v
BoothRadix4.v
Booth_Encoder.v
BOOTH_ENCODER8BIT.v
Booth_Test.v
BOOTH_Top.v
CARRYLOOKAHEADadder.v
CarrySaveAdder.v
CSATOP.v
finaladder.v
Full_Add.v
Half_Add.v
Half_ADDCIR.v
Register.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.252174s