ADPLL 行为模型

附加的文件包含 ADPLL 的行为模型。 6 位贸发局用。一个快速的时钟用来计算输入的参考时钟和反馈时钟之间的时间性差异。 贸发局决议是如果快速的时钟速度更快更高。 数字环路滤波器生成 14 数字控制位控制 DCO 的频率。 14 位 DAC 用于方便控制 DCO 由像控制 VCO 的手段。 4330 分隔线用于附加的文件。

PLL
ADPLL
.cdsvmod
.inca.db.132.lnx86
.inca.db.173.lnx86
cdsinfo.tag
inca.lnx86.132.pak
inca.lnx86.173.pak
prop.xx
Hybrid_va
vco_multi_4_va
PFD_CP_va
divider_va
.cdsvmod
.inca.db.173.lnx86
cdsinfo.tag
inca.lnx86.173.pak
prop.xx
Hybrid_MDLL_va
DLF_6b_in_20b_out
.cdsvmod
.inca.db.173.lnx86
cdsinfo.tag
inca.lnx86.173.pak
prop.xx
Hybrid
TDC_6b_v
.cdsvmod
.inca.db.132.lnx86
.inca.db.173.lnx86
.sevSaveDir
cds.lib
cdsinfo.tag
inca.lnx86.132.pak
inca.lnx86.173.pak
prop.xx
veriloga
DFF_va
DAC_5b
DAC_20b
cdsinfo.tag
prop.xx