i2c的systemverilog vip,功能齐备,架构简洁
- 资源大小:219.27 kB
- 上传时间:2021-06-30
- 下载次数:0次
- 浏览次数:1次
- 资源积分:1积分
-
标 签:
Verilog
资 源 简 介
i2c的systemverilog vip,功能齐备,架构简洁她是用SystemVerilog写的验证模型,支持master和slave模式,支持stop bit和start bit的产生
文 件 列 表
i2c_vip
docs
examples
verification_ip
docs
i2c_vip_user_manual.pdf