首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA数字钟设计

FPGA数字钟设计

  • 资源大小:732.62 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA

资 源 简 介

通过Verilog HDL语言编程实现时间可调的数字时钟设计,通过6个8段数码管实现小时、分钟、秒钟的显示。通过按键实现工作状态与调节状态的切换,通过位选按键实现对小时、分钟、秒钟的选中切换,最终通过加减按键实现时间的调节,退出调节态后时钟正常工作。注:此程序基于系统时钟为10MHZ的实验平台,所选的芯片为FLEX10K:EPF10K10TC144-4,所用软件为QuartusII9.0;所涉及到的知识:数码管的驱动、按键的消抖以及状态机编程思想的训练。

文 件 列 表

数字时钟设计-终结
incremental_db
db
Clock_set.asm.rpt
Clock_set.done
Clock_set.dpf
Clock_set.fit.rpt
Clock_set.fit.summary
Clock_set.flow.rpt
Clock_set.map.rpt
Clock_set.map.smsg
Clock_set.map.summary
Clock_set.pin
Clock_set.pof
Clock_set.qpf
Clock_set.qsf
Clock_set.qws
Clock_set.sof
Clock_set.tan.rpt
Clock_set.tan.summary
Clock_set.v
Clock_set.v.bak
Clock_set_assignment_defaults.qdf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.171226s