首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog實現32筆資料奇偶归并排序

Verilog實現32筆資料奇偶归并排序

  • 资源大小:90.31 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog verilog 归并 排序 奇偶

资 源 简 介

资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組

文 件 列 表

odd_even_merging_sorting_network
work
comp_swap.v
odd-even transposition sorting.cr.mti
odd-even transposition sorting.mpf
odd_even_merging_sorting_network.cr.mti
odd_even_merging_sorting_network.mpf
oem_16.v
oem_2.v
oem_32.v
oem_4.v
oem_8.v
oe_sort_16.v
oe_sort_32.v
oe_sort_4.v
oe_sort_8.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.247411s