首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于Verilog HDL设计数字频率计+八位定点乘法器

基于Verilog HDL设计数字频率计+八位定点乘法器

  • 资源大小:1.48 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: c

资 源 简 介

基于Verilog HDL设计数字频率计,通过实验箱GW-CK实现,数字频率计分为有时钟使能的计数器,reg32锁存器,测频控制信号发生器三个模块完成,八位定点乘法器

文 件 列 表

参考参考.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.192205s