首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > CSA - carry select Adder (16 bit by verilog)

CSA - carry select Adder (16 bit by verilog)

  • 资源大小:1.56 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 算法 verilog

资 源 简 介

这是verilog提供的16位CSA

文 件 列 表

2
CSA2
CSA2
CRA2.v
CRA2.v.bak
CSA2.cr.mti
CSA2.mpf
CSA_16.v
CSA_16.v.bak
MUX.v
MUX.v.bak
testbench_adder.v
top_adder.v
vsim.wlf
4
CSA4
CSA4
CRA4.v
CSA_16.cr.mti
CSA_16.mpf
CSA_16.v
CSA_16.v.bak
MUX.v
testbench_adder.v
top_adder.v
vsim.wlf
8
before synthesis
CSA area.JPG
CSA path(0).JPG
CSA path(1).JPG
CSA simul.JPG
CSA timing.JPG
post-sythesis
csa.cr.mti
before synthesis
CRA4.v.bak
CSA.cr.mti
CSA.mpf
CSA8.v
CSA8.v.bak
CSA_16.v
CSA_16.v.bak
MUX.v
MUX.v.bak
testbench_adder.v
top_adder.v
vsim.wlf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.201125s