首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 译码器的Verilog hdl设计

译码器的Verilog hdl设计

  • 资源大小:20.41 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

实验内容1:利用case语句完成3-8线译码器的设计,并在Quartus Ⅱ中输入。 实验内容2:参照实验一完成3-8线译码器的Testbench文件的编写,并在Quartus Ⅱ中输入。 实验内容3:在Quartus Ⅱ中调用Modelsim完成仿真,得到仿真波形。

文 件 列 表

实验二.docx

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.285373s