使用Verilog HDL的全加器的设计

一个全加器和，增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字，通常写成 ；A，B，和 ； ；CIN； ；一 ；和 ；B  ；是操作数，和 ；CIN  ；是一位从以前的少重要阶段。[ 2 ]  ；全加器通常是在一个级联的加法器的一个组成部分，其中添加8、16、32，等位的二进制数。该电路产生一二位输出，输出端和通常由信号 ；cout  ；和 ；S，

fa_test
_impact.cmd
_impact.log
_ngo
_xmsgs
fa_test.gise
fa_test.v
fa_test.xise
fa_test_tb.v
ha_test.bgn
ha_test.bit
ha_test.bld
ha_test.cmd_log
ha_test.drc
ha_test.lso
ha_test.ncd
ha_test.ngc
ha_test.ngd
ha_test.ngr
ha_test.pad
ha_test.par
ha_test.pcf
ha_test.prj
ha_test.ptwx
ha_test.stx
ha_test.syr
ha_test.twr
ha_test.twx
ha_test.unroutes
ha_test.ut
ha_test.v
ha_test.xpi
ha_test.xst
ha_test_bitgen.xwbt
ha_test_envsettings.html
ha_test_guide.ncd
ha_test_map.map
ha_test_map.mrp
ha_test_map.ncd
ha_test_map.ngm
ha_test_map.xrpt
ha_test_ngdbuild.xrpt
ha_test_pad.csv
ha_test_pad.txt
ha_test_par.xrpt
ha_test_summary.html
ha_test_summary.xml
ha_test_ucf.ucf
ha_test_usage.xml
ha_test_xst.xrpt
ipcore_dir
iseconfig
usage_statistics_webtalk.html
webtalk.log
webtalk_pn.xml
xlnx_auto_0_xdb
xst