首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > uvm验证平台搭建示例

uvm验证平台搭建示例

  • 资源大小:7.94 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

UVM就是通用验证方法学,是从OVM发展而来,由Mentor、Candence和Sysnopsys年联合推出的新一代验证方法学。UVM吸取了eRM(e验证方法学)、AVM、VMM、OVM等不同发法学的优点,以Systemverilog为基础建立了一个库向用户提供了一些可重用的类,减轻了项目间水平复用和垂直复用的工作量,同时提供了一套可靠的框架。这些代码作为示例

文 件 列 表

base_test.sv
filelist.f
my_agent.sv
my_case0.sv
my_case1.sv
my_driver.sv
my_env.sv
my_if.sv
my_model.sv
my_monitor.sv
my_scoreboard.sv
my_sequencer.sv
my_transaction.sv
run_tc
top_tb.sv

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP