首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 第六部分 锁相环PLL例程

第六部分 锁相环PLL例程

  • 资源大小:245.35 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中,时钟系统的FPGA高速的设计极其重要,一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。 本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。

文 件 列 表

06_pll_test
_ngo
_xmsgs
ipcore_dir
iseconfig
par_usage_statistics.html
pll_test
pll_test.bgn
pll_test.bit
pll_test.bld
pll_test.cmd_log
pll_test.drc
pll_test.gise
pll_test.lso
pll_test.ncd
pll_test.ngc
pll_test.ngd
pll_test.ngr
pll_test.pad
pll_test.par
pll_test.pcf
pll_test.prj
pll_test.ptwx
pll_test.stx
pll_test.syr
pll_test.twr
pll_test.twx
pll_test.ucf
pll_test.unroutes
pll_test.ut
pll_test.v
pll_test.xise
pll_test.xpi
pll_test.xst
pll_test_bitgen.xwbt
pll_test_envsettings.html
pll_test_guide.ncd
pll_test_map.map
pll_test_map.mrp
pll_test_map.ncd
pll_test_map.ngm
pll_test_map.xrpt
pll_test_ngdbuild.xrpt
pll_test_pad.csv
pll_test_pad.txt
pll_test_par.xrpt
pll_test_summary.html
pll_test_summary.xml
pll_test_usage.xml
pll_test_xst.xrpt
usage_statistics_webtalk.html
webtalk.log
webtalk_pn.xml
xlnx_auto_0_xdb
xst

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.215437s