首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog 多周期CPU设计

verilog 多周期CPU设计

  • 资源大小:25.28 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

计算机组成与设计课程设计 用verilog与FPGA设计多周期CPU 通过modelsim仿真与ISE综合

文 件 列 表

src
add_32bits.v
add_4bits.v
add_4bits_select.v
ALU.v
ALUControl.v
ALUControl.v.bak
ALU_tb.v
BLKMEMDP_V6_3.v
cunit.v
cunit_tb.v
D_32bits.v
D_32bits_reset.v
eunit.v
eunit.v.bak
iunit.v
Memory.v
mips_cpu_top.v
mips_cpu_top.v.bak
munit.v
munit.v.bak
Registers.v
ROM_array.v
top_tb.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.199448s