多周期CPU设计 Verilog源码

本文件是用Verilog编写的多周期CPU的源码，文件里面含有CPU的连线图，用modesim编写，并且在Quartus II 下仿真通过，本代码将对初学者有很大的参考价值，欢迎大家下载！

mccpu
incremental_db
db
alu.v
cla32.v
cpu.v
cpu.v.bak
dff32.v
dffe32.v
dffe32.v.bak
mccpu.asm.rpt
mccpu.done
mccpu.dpf
mccpu.fit.rpt
mccpu.fit.summary
mccpu.flow.rpt
mccpu.map.rpt
mccpu.map.smsg
mccpu.map.summary
mccpu.pin
mccpu.qpf
mccpu.qsf
mccpu.qws
mccpu.sim.rpt
mccpu.sof
mccpu.sta.rpt
mccpu.sta.summary
mccpu.v
mccpu.v.bak
mccpu.vwf
mccu.v
mccu.v.bak
mcdatamem.mif
mcdatamem.v
mcinstmem.v
mcinstmem.v.bak
mux2x32.v
mux2x32.v.bak
mux2x5.v
mux4x32.v
mux4x32.v.bak
regfile.v
scdatamem.v.bak
mccpu.jpg