FPGA基于DDS数字信号发生器设计（方波、三角波、正弦波）频率可调，步进可调
- 资源大小：11.57 MB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
Verilog
资 源 简 介
完整的FPGA项目，下载即可使用。使用时先指定FPGA（项目使用的是Cyclone IV）芯片型号，指定引脚，然后烧录即可。
本项目明显优于网络上其他的DDS信号发生器，产生波形步进十分精细（可调），最高频率高，波形形状好，并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展，只需要对ROM进行重新编写即可，喜欢的朋友们可以下载。
文件解压后16.3M，压缩后11M，不是那些垃圾、骗积分的帖子，希望可以通过交流来获得进步。本人985高校普通本科生一枚，各位朋友们可以相互交流，喷子走开即可。
文 件 列 表
Finish_ROM128_CLK200M
output_files
incremental_db
hc_output
greybox_tmp
db
CLK200MHz_sim
CLK200MHz
address.bsf
address.v
c5_pin_model_dump.txt
CLK200MHz.bsf
CLK200MHz.cmp
CLK200MHz.ppf
CLK200MHz.qip
CLK200MHz.sip
CLK200MHz.spd
CLK200MHz.v
CLK200MHz_sim.f
div.bsf
div.v
fangbo128.bsf
fangbo128.mif
fangbo128.qip
fangbo128.v
fangbo128_bb.v
FB128.bsf
FB128.qip
FB128.v
FB128_bb.v
kControl.bsf
kControl.v
PLLJ_PLLSPE_INFO.txt
select.bsf
select.v
signal_gen.bdf
signal_gen.qpf
signal_gen.qsf
signal_gen.qws
sinrom128.bsf
sinrom128.mif
sinrom128.qip
sinrom128.v
sinrom128_bb.v
tirangle128.mif
triangle128.bsf
triangle128.qip
triangle128.v
triangle128_bb.v
