简易数字钟实验报告

在学习verilog语言及数电的相关知识后，运用所学知识及查阅资料完成对简易数字钟的设计，以巩固以前所学知识，提高解决和分析问题的能力以及掌握稍复杂逻辑电路的设计方法；深刻理解verilog语言的思路，并进一步掌握操作BASYS2板的使用；掌握计数器的设计方法，模块之间的协调方式，了解电路设计层次。       构造一个24小时制的数字钟，要求能显示时、分、秒（用数码管加LED来完成），能利用板上的微动开关作时钟的调整，用板上的LED的闪烁作整点报时。

README.md
DigitalClock
DigitalClock.gise
DigitalClock.v
DigitalClock.xise
DigitalClock_summary.html
DigitalClock_top.bld
DigitalClock_top.cmd_log
DigitalClock_top.lso
DigitalClock_top.ncd
DigitalClock_top.ngc
DigitalClock_top.ngd
DigitalClock_top.ngr
DigitalClock_top.pad
DigitalClock_top.par
DigitalClock_top.pcf
DigitalClock_top.prj
DigitalClock_top.ptwx
DigitalClock_top.stx
DigitalClock_top.syr
DigitalClock_top.twr
DigitalClock_top.twx
DigitalClock_top.ucf
DigitalClock_top.unroutes
DigitalClock_top.ut
DigitalClock_top.xpi
DigitalClock_top.xst
DigitalClock_top_bitgen.xwbt
DigitalClock_top_envsettings.html
DigitalClock_top_guide.ncd
DigitalClock_top_map.map
DigitalClock_top_map.mrp
DigitalClock_top_map.ncd
DigitalClock_top_map.ngm
DigitalClock_top_map.xrpt
DigitalClock_top_ngdbuild.xrpt
DigitalClock_top_pad.csv
DigitalClock_top_pad.txt
DigitalClock_top_par.xrpt
DigitalClock_top_summary.html
DigitalClock_top_summary.xml
DigitalClock_top_usage.xml
DigitalClock_top_xst.xrpt
_ngo
_xmsgs
digitalclock_top.bgn
digitalclock_top.bit
digitalclock_top.drc
ipcore_dir
iseconfig
pa.fromHdl.tcl
planAhead_run_1
usage_statistics_webtalk.html
webtalk.log
webtalk_pn.xml
xlnx_auto_0_xdb
xst