In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...
- 资源大小：463.34 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
others
资 源 简 介
在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.
文 件 列 表
FFT
fft_example.bsf
fft_example.html
fft_example.v
fft_example.vo
fft_example_1n1024cos.hex
fft_example_1n1024sin.hex
fft_example_2n1024cos.hex
fft_example_2n1024sin.hex
fft_example_3n1024cos.hex
fft_example_3n1024sin.hex
fft_example_bb.v
fft_example_model.m
fft_example_tb.m
fft_example_tb.v
fft_example_tb.vhd
fft_example_vho_msim.tcl
fft_example_vo_msim.tcl
fft_example_wave.do
imag_input.txt
real_input.txt
