首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 移位寄存器(右移和左移)

移位寄存器(右移和左移)

  • 资源大小:1.31 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

module shiftrne(R,L,E,w,Clock,Q);   parameter n=4;   input [n-1:0]R;   input L,E,w,Clock;   output reg [n-1:0]Q;   integer k;      always@(posedge Clock)   begin     if(L)         Q<=R;     else if(E)       begin         Q[n-1]<=w;         for(k=n-2;k>=0;k=k-1)         Q[k]<=Q[k+1];       end     end   endmodule

文 件 列 表

shiftne_t.v.bak
shiftne_t.v
shiftrne.v
shiftlne.v
shiftlne_t.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.215310s