一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
- 资源大小：1.30 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vhdl
资 源 简 介
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码-VerilogHDL language based on the 16-bit multiplier of the booth algorithm and test code
文 件 列 表
booth
transcript
booth.v
booth_tb.tf
