Cadence VHDL Operational the package, seeking to achieve root, You are not squar...

Cadence的VHDL运算库包，实现求方根，平方你是不是以前不知道怎么弄．哈哈．-Cadence VHDL Operational the package, seeking to achieve root, You are not square did not know how get. Ha ha.

vhdl
AbsVal.vhd
Add.vhd
AddC.vhd
AddCfast.vhd
AddCsv.vhd
AddMod2Nm1.vhd
AddMod2Nm1s0.vhd
AddMod2Np1.vhd
AddMop.vhd
AddMopCsv.vhd
AddMulPPGenSgn.vhd
AddMulPPGenUns.vhd
AddMulSgn.vhd
AddMulUns.vhd
AddSub.vhd
AddSubC.vhd
AddSubV.vhd
AddV.vhd
AllOneDet.vhd
AllZeroDet.vhd
arith_lib.vhd
arith_utils.vhd
Bin2Gray.vhd
CmpEQ.vhd
CmpEQGE.vhd
CmpGE.vhd
Cnt.vhd
CntSlice.vhd
Cpr.vhd
Dec.vhd
DecC.vhd
Decode.vhd
DivArrSgn.vhd
DivArrUns.vhd
Encode.vhd
Example.vhd
FullAdder.vhd
Gray2Bin.vhd
Inc.vhd
IncC.vhd
IncDec.vhd
IncDecC.vhd
IncGray.vhd
IncGrayC.vhd
LeadOneDet.vhd
LeadSignDet.vhd
LeadZeroDet.vhd
Log2.vhd
MulAddSgn.vhd
MulAddUns.vhd
MulCsvSgn.vhd
MulCsvUns.vhd
MulPPGenSgn.vhd
MulPPGenUns.vhd
MulSgn.vhd
MulUns.vhd
Neg.vhd
NegC.vhd
PrefixAnd.vhd
PrefixAndOr.vhd
PrefixAndOrCendaround.vhd
PrefixAndOrCfast.vhd
PrefixOr.vhd
PrefixXor.vhd
RedAnd.vhd
RedOr.vhd
RedXor.vhd
Reg.vhd
SqrPPGenSgn.vhd
SqrPPGenUns.vhd
SqrSgn.vhd
SqrtArrUns.vhd
SqrUns.vhd
Sub.vhd
SubC.vhd
SubCZ.vhd
SubV.vhd
SubVZ.vhd
SumZeroDet.vhd
TestBenchExample.vhd