首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > USB 3使用Verilog仿真

USB 3使用Verilog仿真

资 源 简 介

在本计画中,我使用veriloghdl来设计usb3.0,并在Cadence中进行模拟。我的

文 件 列 表

USB_3_Final.pdf
VIP VIP
0.220148s