锁相环 （所有数字锁相环路）

此代码被专为所有数字锁相 loop(ADPLL)。在 verilog 语言中编写代码。用于执行代码的软件是 Xilinx 14.7。

verilogDPLL
_xmsgs
_ngo
xst
xlnx_auto_0_xdb
isim
iseconfig
ipcore_dir
document1.jpeg
dpll.bld
dpll.cmd_log
dpll.lso
dpll.ncd
dpll.ngc
dpll.ngd
dpll.ngr
dpll.pad
dpll.par
dpll.pcf
dpll.prj
dpll.ptwx
dpll.stx
dpll.syr
dpll.twr
dpll.twx
dpll.unroutes
dpll.v
dpll.xpi
dpll.xst
dpll_envsettings.html
dpll_guide.ncd
dpll_map.map
dpll_map.mrp
dpll_map.ncd
dpll_map.ngm
dpll_map.xrpt
dpll_ngdbuild.xrpt
dpll_pad.csv
dpll_pad.txt
dpll_par.xrpt
dpll_summary.html
dpll_summary.xml
dpll_tb.v
dpll_tb_beh.prj
dpll_tb_isim_beh.exe
dpll_tb_isim_beh.wdb
dpll_usage.xml
dpll_xst.xrpt
fd.lso
fd.prj
fd.stx
fd.v
fd.xst
fuse.log
fuse.xmsgs
fuseRelaunch.cmd
goodresult.wcfg
isim.cmd
isim.log
lp.lso
lp.prj
lp.stx
lp.v
lp.xst
par_usage_statistics.html
pd.lso
pd.prj
pd.stx
pd.v
pd.xst
result1.pdf
rocket_pll.v
spi.lso
spi.prj
spi.stx
spi.v
spi.xst
vcodiv.lso
vcodiv.prj
vcodiv.stx
vcodiv.v
vcodiv.xst
verilogDPLL.gise
verilogDPLL.xise
webtalk_pn.xml
xilinxsim.ini