首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Based on VHDL+ FPGA design of the DDS signal gennerator has been through debug mode

Based on VHDL+ FPGA design of the DDS signal gennerator has been through debug mode

  • 资源大小:546.61 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

一个用VHDL设计的DDS信号发生器,包括两个pics的仿真结果。

文 件 列 表

dds
greybox_tmp
db
add_phase.vhd
add_phase.vhd.bak
dds.asm.rpt
dds.done
dds.fit.rpt
dds.fit.smsg
dds.fit.summary
dds.flow.rpt
dds.map.rpt
dds.map.summary
dds.pin
dds.pof
dds.qpf
dds.qsf
dds.sim.rpt
dds.sim.tbl
dds.sof
dds.tan.rpt
dds.tan.summary
dds.vhd
dds.vhd.bak
dds.vwf
prev_cmp_dds.qmsg
rom.cmp
rom.vhd
rom.vhd.bak
rom2.cmp
rom2.vhd
rom2_wave0.jpg
rom2_waveforms.html
rom_wave0.jpg
rom_waveforms.html
undo_redo.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.202535s