Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
- 资源大小：43.51 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vbscript
资 源 简 介
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
文 件 列 表
news5f.v
news5f.v.bak
news5f_top.edf
news5f_top.ncf
news5f_top.sum
news5f_top.v
news5f_top.v.bak
news5f_top.xdb
news5f_top_0.edf
news5f_top_0.lsp
news5f_top_0.ncf
news5f_top_0.scr
news5f_top_0.sum
news5f_top_0.xdb
news5f_top_1.edf
news5f_top_1.ncf
news5f_top_1.sum
news5f_top_1.xdb
spc.edf
spc.ncf
spc.sum
spc.xdb
tb_news5f.v
vsim.wlf
work_s5f_INTERFACE_XRTL.nlv
exemplar.his
exemplar.log
fsm_temp.edf
fsm_temp.ncf
fsm_temp.sum
fsm_temp.xdb
news5f.cr.mti
news5f.mpf
