首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA实施3x3中值滤波(Verilog)

FPGA实施3x3中值滤波(Verilog)

  • 资源大小:52.29 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Special Effects vhdl

资 源 简 介

3x3中值滤波器的FPGA实现(VERILOG)-3x3 median filter FPGA implementation (VERILOG)

文 件 列 表

Code_for_MedianFilter33
MedianFilter
comparator_mdf.v
data_gen.v
drf1024x16.v
drf896x16.v
dsram1920x16.v
edge_detect.v
line_buffers_mdf.v
median_filter.v
rd_ctr_mdf.v
top_median_filter.v
wr_ctr_mdf.v
www.pudn.com.txt
yuv_data_out.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  •  ?????? 4小时前 成为了本站会员

  • 多喜乐 1天前 成为了本站会员

  • bug鉴赏官 2天前 成为了本站会员

  • W 2天前 成为了本站会员

  • L 2天前 成为了本站会员

  • DUCK不必 2天前 成为了本站会员

  • 2天前 成为了本站会员

  • . 2天前 成为了本站会员

  • 夢見る猫 3天前 成为了本站会员

  • 玖凉 3天前 成为了本站会员

0.188819s