首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog编写的RTC(实时时钟)包含APB总线接口、时钟计时部分等...

verilog编写的RTC(实时时钟)包含APB总线接口、时钟计时部分等...

  • 资源大小:12.14 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 其他项目 vhdl

资 源 简 介

verilog编写的RTC(实时时钟)包含APB总线接口、时钟计时部分等-verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other

文 件 列 表

RTC new
INT.v
INTERFACE.v
INTERFACE_SYNC.v
RESTART.v
RTC.v
TIMER_SYNC.v
top.v
TriState.v
TIMER.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.298731s