verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等...
- 资源大小：12.14 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
其他项目
vhdl
资 源 简 介
verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等-verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other
文 件 列 表
RTC new
INT.v
INTERFACE.v
INTERFACE_SYNC.v
RESTART.v
RTC.v
TIMER_SYNC.v
top.v
TriState.v
TIMER.v
