an embedded RISC CPU design Verilog source code can be integrated. Detailed desi...
- 资源大小：125.61 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
嵌入式芯片
others
资 源 简 介
一个嵌入式RISC CPU 的Verilog 设计源码，可综合。内含详细的设计文挡。-an embedded RISC CPU design Verilog source code can be integrated. Detailed design containing the text block.
文 件 列 表
embedded_risc
Verilog
Test_Bench_Verilog
Machine_Language
CVS
SOC_Design.pdf
