FPGA密码锁状态机的设计

使用的是Verilog HDL编写的状态机的设计。完成的密码锁的解锁，上锁功能，密码锁的修改密码功能，使用的飓风的开发板完成的实验。使用数码管显示密码，用led灯及蜂鸣器提示密码的正确与否，代码比较简单，使用Modlisme仿真的波形比较清楚。代码的注释很多。很适合入门者学习。

实验六
db
incremental_db
pll_vag_module.bsf
pll_vag_module.cmp
pll_vag_module.inc
pll_vag_module.ppf
pll_vag_module.qip
pll_vag_module.v
pll_vag_module_bb.v
pll_vag_module_inst.v
pll_vag_module_inst.v.bak
pll_vag_module_wave0.jpg
pll_vag_module_waveforms.html
secret.asm.rpt
secret.cdf
secret.done
secret.dpf
secret.eda.rpt
secret.fit.rpt
secret.fit.smsg
secret.fit.summary
secret.flow.rpt
secret.map.rpt
secret.map.smsg
secret.map.summary
secret.pin
secret.pof
secret.qpf
secret.qsf
secret.qws
secret.sof
secret.tan.rpt
secret.tan.summary
secret.v
secret.v.bak
serv_req_info.txt
simulation
sync_module.v
vga_control_module.v
vga_module.v