verilog 算术逻辑单元

串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ，进位输出为 ，进位输出为 ，进位输出为 ，进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +

ALU
_xmsgs
_ngo
xst
xlnx_auto_0_xdb
work
iseconfig
ipcore_dir
transcript
.compxlib.cfg
.cxl.mti_se.version
add.v
alu.bld
alu.cmd_log
alu.fdo
ALU.gise
alu.lso
alu.ngc
alu.ngd
alu.ngr
alu.pcf
alu.prj
alu.spl
alu.stx
alu.sym
alu.syr
alu.udo
alu.v
ALU.xise
alu.xst
alu_envsettings.html
alu_map.map
alu_map.mrp
alu_map.ncd
alu_map.ngm
alu_map.xrpt
alu_map_fpga_editor.log
alu_ngdbuild.xrpt
alu_summary.html
alu_summary.xml
alu_tb.fdo
alu_tb.udo
alu_tb.v
alu_tb_wave.fdo
alu_usage.xml
alu_wave.fdo
alu_xst.xrpt
cla_16.v
cla_2.v
cla_32.v
cla_32_init.v
cla_4.v
cla_8.v
compxlib.cfg
compxlib.log
g_p.v
mux4x32.v
shift.fdo
shift.udo
shift.v
shift_wave.fdo
webtalk_pn.xml