首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于SystemVerilog的UVM平台

基于SystemVerilog的UVM平台

资 源 简 介

这是一个由SystemVerilog写成的demo,用于演示UVM验证方法学,其中包括Shell脚本。各别路径可根据你自己的目录调整。

文 件 列 表

demo.docx

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP