使用FPGA SPARTAN-3E 的ledbanner verilog代码
- 资源大小：3.22 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
Verilog
verilog
资 源 简 介
在 verilog 代码中使用 FPGA 斯巴达 3E Ledbanner 显示 0-9 中 2 七段显示器。
它会从左去附和胜利或反之亦然。和当按重置按钮时将重置功能。
文 件 列 表
tb_ledBanner.v
clock.v
ledBanner.ucf
ledBanner.v
ledBanner_top.v
sevenSegment.v
