首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog 的展位乘数

Verilog 的展位乘数

  • 资源大小:236.88 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog verilog 展位

资 源 简 介

我们要提出新的 SRAM bitcell 以较少的功率消耗,读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计,通过新的设计相结合的虚拟接地与读取错误减少逻辑。 可调滞回 CMOS 施密特触发器 磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管,迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改,晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。

文 件 列 表

aritmetric
_xmsgs
xst
templates
isim
.lso
aritmetric.ise
aritmetric.ise_ISE_Backup
aritmetric.ntrc_log
code.cmd_log
code.lso
code.ngc
code.ngr
code.prj
code.stx
code.syr
code.v
code.xst
code_summary.html
isim.cmd
isim.hdlsourcefiles
isim.log
isim.tmp_save
_1
isimwavedata.xwv
TEST.ant
TEST.jhd
test.tbw
TEST.tfw
TEST.xwv
test.xwv_bak
test_beh.prj
test_bencher.prj
TEST_isim_beh.exe
xilinxsim.ini
isim.tmp_save

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP