并行进，串行出的verilog源代码

此简化程序模拟并行进，串行出。在 Altera 开发板上成功实施。 在并行进，串行出的情况下，数据以串行方式接受，并且输出后一定数量的时钟周期。

piso
db
incremental_db
piso.asm.rpt
piso.done
piso.fit.rpt
piso.fit.summary
piso.flow.rpt
piso.map.rpt
piso.map.smsg
piso.map.summary
piso.pin
piso.pof
piso.qpf
piso.qsf
piso.qws
piso.sof
piso.tan.rpt
piso.tan.summary
piso.v
piso.v.bak
piso_t.v
piso_t.v.bak
db
logic_util_heursitic.dat
piso.(0).cnf.cdb
piso.(0).cnf.hdb
piso.asm.qmsg
piso.asm.rdb
piso.asm_labs.ddb
piso.cbx.xml
piso.cmp.bpm
piso.cmp.cdb
piso.cmp.ecobp
piso.cmp.hdb
piso.cmp.kpt
piso.cmp.logdb
piso.cmp.rdb
piso.cmp.tdb
piso.cmp_merge.kpt
piso.cmp0.ddb
piso.db_info
piso.eco.cdb
piso.fit.qmsg
piso.hier_info
piso.hif
piso.lpc.html
piso.lpc.rdb
piso.lpc.txt
piso.map.bpm
piso.map.cdb
piso.map.ecobp
piso.map.hdb
piso.map.kpt
piso.map.logdb
piso.map.qmsg
piso.map_bb.cdb
piso.map_bb.hdb
piso.map_bb.logdb
piso.pre_map.cdb
piso.pre_map.hdb
piso.rtlv.hdb
piso.rtlv_sg.cdb
piso.rtlv_sg_swap.cdb
piso.sgdiff.cdb
piso.sgdiff.hdb
piso.sld_design_entry.sci
piso.sld_design_entry_dsc.sci
piso.smart_action.txt
piso.syn_hier_info
piso.tan.qmsg
piso.tis_db_list.ddb
prev_cmp_piso.asm.qmsg
prev_cmp_piso.fit.qmsg
prev_cmp_piso.map.qmsg
prev_cmp_piso.qmsg
prev_cmp_piso.tan.qmsg