修改后的展位乘法的两个华莱士算法签名和签名二进制数

这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程，作为他们的能力，以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此，携带保存加法器 （CSA） 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长，以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数，并跳转到链的这种算法可以减少产生相对于常规的乘法算法，每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖

wallace_modified
_xmsgs
_ngo
xst
xlnx_auto_0_xdb
netgen
isim
iseconfig
ipcore_dir
.lso
CLA_ADDER_16_BIT_isim_beh.exe
CLA_ADDER_16_BIT_stx_beh.prj
full_adder.vhd
full_adder_beh.prj
full_adder_stx_beh.prj
fuse.log
fuse.xmsgs
fuseRelaunch.cmd
half_adder.vhd
isim.cmd
isim.log
modified_booth_isim_beh.exe
modified_booth_isim_beh.wdb
modified_booth_stx_beh.prj
pepExtractor.prj
top.bld
top.cmd_log
top.lso
top.ncd
top.ngc
top.ngd
top.ngr
top.pad
top.par
top.pcf
top.prj
top.ptwx
top.stx
top.syr
top.twr
top.twx
top.unroutes
top.vhd
top.vhi
top.xpi
top.xst
top_beh.prj
top_envsettings.html
top_guide.ncd
top_isim_beh.exe
top_isim_beh.wdb
top_isim_beh1.wdb
top_map.map
top_map.mrp
top_map.ncd
top_map.ngm
top_map.xrpt
top_ngdbuild.xrpt
top_pad.csv
top_pad.txt
top_par.xrpt
top_stx_beh.prj
top_summary.html
top_summary.xml
top_usage.xml
top_vhdl.prj
top_xst.xrpt
wallace_16.cmd_log
wallace_16.lso
wallace_16.ngc
wallace_16.ngr
wallace_16.prj
wallace_16.stx
wallace_16.syr
wallace_16.vhd
wallace_16.xst
wallace_16_beh.prj
wallace_16_envsettings.html
wallace_16_isim_beh.exe
wallace_16_stx_beh.prj
wallace_16_summary.html
wallace_16_vhdl.prj
wallace_16_xst.xrpt
wallace_modified.gise
wallace_modified.xise
webtalk_pn.xml
xilinxsim.ini