首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > DDR2芯片控制模块verilog

DDR2芯片控制模块verilog

  • 资源大小:1.19 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog verilog 控制 DDR 模块 芯片

资 源 简 介

ddr2存储器控制模块,大家可以拿去借鉴,其中对DDR2内部时钟刷新本人花了很久的时间。内部时钟频率请各位已经自己芯片情况而定。本人也是新手,代码中有不少地方也许欠妥,大家共同学习,谢谢。

文 件 列 表

60471837c4gx_f896_host_ddr2a_odt
c4gx_f896_host_ddr2a_odt_restored
c4gx_f896_host_ddr2a_odt.qar
c4gx_f896_host_ddr2a_odt.qarlog

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP