自己写的_MIPS CPU,根据MIPS指令集设计
资 源 简 介
自己写的_MIPS CPU,根据MIPS指令集设计,采用verilog编写,一步一步完善,结构简单清晰,可作为教学使用!
文 件 列 表
OpenMIPS_VerilogHDL_Study_v1.1
min_sopc
inst_rom.v
openmips模块连接关系图.vsd
rtl
cp0_reg.v
testbench
openmips_min_sopc_tb.v
min_sopc
rtl
testbench
min_sopc
data_ram.v
OpenMIPS_VerilogHDL_Study_v1.1