首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 使用硬件描述语言(VHDL)的实现或门

使用硬件描述语言(VHDL)的实现或门

资 源 简 介

entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy<=a or b;end dataflow;

文 件 列 表

[Songs.PK] 01 - Desi Kalakaar.mp3
[Songs.PK] 02 - Love Dose.mp3
[Songs.PK] 03 - I Am Your DJ Tonight.mp3
[Songs.PK] 04 - Chal Mere Ghar.mp3
[Songs.PK] 05 - Daftar Ki Girl.mp3
[Songs.PK] 06 - One Thousand Miles.mp3
[Songs.PK] 07 - Stardom.mp3

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.164625s