首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 西北逻辑 (Altera) 特别提款权 SDRAM 控制器

西北逻辑 (Altera) 特别提款权 SDRAM 控制器

资 源 简 介

Northwest Logic公司(Altera公司)SDR SDRAM控制器的Verilog,由微米SDR SDRAM测试。

文 件 列 表

doc
simulation
sdr_sdram_tb.v
source
altclklock.v
Command.v
compile_all.v
control_interface.v
Params.v
PLL1.v
sdr_data_path.v
sdr_sdram.v
sdr_sdram.pdf
readme_sdr_sdram.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.306809s