首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 16 位进行选择加法器 verlog 代码

16 位进行选择加法器 verlog 代码

资 源 简 介

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

文 件 列 表

csla_regular
CSLA_CON.txt
fa.v.txt
group1.v.txt
group2.v.txt
group3.v.txt
group4.v.txt
group5.v.txt
mux1025.v.txt
mux1226.v.txt
mux623.v.txt
mux824.v.txt
xor.v.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.203940s