首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA_UART_FIFO

FPGA_UART_FIFO

  • 资源大小:6.26 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog verilog

资 源 简 介

fpga与pc的串口通信,使用fifo作为数据缓存。数据从串口读入,存入读取缓存rdfifo里面,然后由控制模块控制,将数据存入写出缓存wrfifo中,串口TX口向WRFIFO发出读取数据的请求,读取数据。

文 件 列 表

18_uart
.qsys_edit
db
greybox_tmp
incremental_db
rx_fifo_module.qip
simulation
source
tcl
tx_fifo_module.qip
uart.asm.rpt
uart.cdf
uart.done
uart.eda.rpt
uart.fit.rpt
uart.fit.smsg
uart.fit.summary
uart.flow.rpt
uart.map.rpt
uart.map.summary
uart.pin
uart.pof
uart.qpf
uart.qsf
uart.sof
uart.sta.rpt
uart.sta.summary
uart_nativelink_simulation.rpt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP