首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 以太网ip核的verilog实现

以太网ip核的verilog实现

资 源 简 介

Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核,对学习verilog语言和以太网有很大帮助。

文 件 列 表

ethernet
sim
rtl
doc
CVS
bench
README.txt
www.pudn.com.txt
VIP VIP
0.188361s