无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码
资 源 简 介
无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码，包含了所有测试，主模块，可以用在基带调制端，滤波器的滚降系数0.10～0.25，如果那些没有做过这方面的朋友，可以看看实现，和方法，提供一个参考和帮助
文 件 列 表
srrc
dbt2_srrc.v
dbt2_srrc_clock_module.v
dbt2_srrc_generatehdl.m
dbt2_srrc_wrapper.ucf
dbt2_srrc_wrapper.v
