资 源 简 介
高性能PCB 的SI/PI 和EMI/EMC 仿真设计ANSOFa subsidiary efIPCB信号完整性甩源完整性和EM分析培训手册是瞬时,也就是瞬态情况下的阻抗:++++++++这个阻抗是传输线本身的物理结构决定的,一般会设计成50欧姆,这是在微波的发展过程中逐渐形成的。射频电缆特性阻抗在70多欧姆左右吋,传输损耗最小;在30多欧姆吋,承受功率最大。两者综合,选择50欧姆,同时照呗到两种性能,所以就选择了50欧姆作为一个标准。如果外接的阻抗冋特征阻抗不一致,就会产生反射2.3反射系数和信号反射当传输线的传播的信号到达某个阻抗不连续的节点时,信号会发生反射,就像水流通过不同∏径的管道接∏时,水面产生波动样。根据反射电压和入射电压的比值,可以定义传输线上的反射系数F。R-Z.R,+z当负载阻抗大于输入阻抗,反射系数r>0,反射信号与入射信号同向叠加:当负载阻抗小于输入阻抗,反射系数r<0,反射信号与入射信号反向相减。传输线的阻抗的不连续不仅发生在终端,当反射信号传播到源端后,同冋样也会由于阻抗不连续产生二次反射,最终,信号归于稳定。下图显示了在信号跳变的瞬间,源端和负载端的电压变化Re100vs=15rs=13z0=50.t=1nsr1日35R1=200Ens002yog 1v BC stateO5Y3nsn了01y1-hs3暂n25ins05yinsPCB信号完整性/电源完整性和EM分析培训手册ANSOFTsubsIdiary ef ANRY, las,2.4截止板率amplitudeC-I1000Frequency. relativeat knesmutP昏frequency, spectruml。 ck ratsr品 ight slorise ar ihis esample对于一个厝期性的数字信号,其频谱如上图中所示,高次湝波分量随频率升高而下降,定义其截止频率为Knee =0.35/ Trise由图中可以看山,信号的主要高次谐波分量,即能量集中在 Knee以内,所以通常考察信号、信道的特性时,关注的是截止频率以内的部分,而对于截止频率之外,由于信号能量很弱,可以忽略不计。从 Knee与 Trise的关系可以看出:信号的截至频率,与它的周期没有直接关系,Tise越小,信号变化沿越快, Knee越高; Trise越大,信号变化沿越慢,Knee越低。2.5S参数s参数是措述一个高频网络特性的参数,其原理同电路理论里的乙参数,Y参数类似。但由于Z和Y参数的测量存在开路短路情况,不适合高频情况下应用,所有用S参数来描述。如图所示,当端口2匹[时,可以定义两个S参数S11和S22,S11反射系数,S21是传输系数。ANSOFsubsidiary*ANBY&,ne.PCB信号完整性甩源完整性和EM分析培训手册IncidentTransmitted b2SReflectedElectrical Connectioni Loadba2=0Return Loss S11Insertion Loss s 22对于常见两端口互联结构,可以定义四个S参数:其中S11和S22称插入损耗,反映了信号通过传输线网络的能力;S21和S12称为回波损耗,反映了信号在传输线网络上的反射状况。1=0bElectrical ConnectionLoadReflected2b. transmittedIncidentbReturn loss日2a2a=0Insertion loss s2a。a;=0关注信号完整性的同吋,电源完整性也是个重要的问题。2.6电源完整性的定义电源完整性分析的主要目标就是能够给芯片电路提供干净的电源,消除电源噪声对芯片输出信号的影响。电源噪声对芯片的影响,会引起输出信号的逻辑错误,或者产生时序问题。此外,电源地內络和信号网终不是割袈的,而是紧紧耥合在一起的。所以电源地的噪声还会通过耦合影响信号线,或者辐射到外面,会产生EMl、EMC的问题等等4PCB信号完整性/电源完整性和EM分析培训手册ANSOFTsubsIdiary ef ANRY, las,Logic failureTiming Delay, skewPowrerSianal tracesss Coupling to Signal I ineEMI27同步开关噪声当芯片的多个○口同时同向翻转,比如从1到0的时候,多个ⅣO的 buffer同时消耗的电流叠加在电源和地的PN脚上产生一个较大的电流,这个变化的电流在封装和PN脚的寄生电感L上会形成个噪声电压aV=Ldlt,这就是同步开关噪声。VEVCC+DVD|=D|+D2+…DhnCommon Power SupplyDI2DirHParasitic Inductance(due to Pins, Bond-wire, etc.LCommon GroundChip28PDS的阻抗以及月标阻抗的定义电源从电源模块岀发,一般会经过电路板,封装和芯片内部的互联,最后传递给晶体管这是一个分层的电源网终,我们一般称之为电源供给系统(PDS)。电源完整性分析的核心內容,就是怎样设计整个电源供给网络或者其中的·部分,使得电源地网络产生的噪声最小PDs的阳抗定义为从芯片这一端看整个电源供给系统的阻抗:ligh-SpeedPowerDigital DeviceDelivery systemANSOFa subsidiary efIPCB信号完整性甩源完整性和EM分析培训手册PDs的设计目标就是使降低整个网络的阻抗,从而减少电源地网络的噪声。而目标阻抗考察的是无源的电源地网络设计,它的定义为(Pover Sup/y Vollage)x(Alloed RippleCurrent比如,一个33伏的电源平面,如果允许的电压波动是5%,通过的电流是2安培,那我们可以求出目标阡抗是82.5毫欧。也就是整个PDS系统的阻抗小于82.5毫欧,这个系统的电源完整性就没有问题,即波动小于5%。当然实际的运算过程并没有这么简单,因为电流值并不是恒定不变,而是频率相关,所以目标阻抗乜是一个频率相关的值。2.9去耦电容由于寄生参数的作用,一个非理想的电容通常会等效为一个ESL+ESR+C的串联网络,从而构成了个串联谐振电路:ESLESRrYYLW其谐振频率为:2TLO下图是一个电容的阻抗特性随频率变化的曲线,可以看到,当C和ESR固定时,不同的ESL对应了不同的谐振频率:1.0E10061,0E+0061,0E+004apitong平巡甲x啊o1.E+00310E+0021.0E+001Decreased esl1.0E+000shifts sRF higherin frequency10E00110E002100 001000.0o1000o0而当C和ESL固定时,不同的ESR对应的谐振频率点是相同的,所改变的仅仅是谐振点处阻抗的大小:PCB信号完整性/电源完整性和EM分析培训手册ANSOFTsubsIdiary ef ANRY, las,10Et003Decreased esrshifts srf lowerE+002in magnitude10E+001ESL10E+0001.0E0011.0E00100.00100dooF MHz2.10S∥P/与EM的关系在高性能的PCB设计中,SP和EM这三个方面是密切联系,相互影响的。sequency DomainTime DomainSignal IntegrityPower Integrity ElectromagneticInterferenceSUPWEM相作用,不可分割高速信号的珧变沿所携带的高频分量,更容易引发高频的EM辐射;高速信号山于过孔换层或跨分割除了造成阻抗不连续,也会引起电源和地平面上信号回流路径不理想,造成电源完整性问题;PCB电源或地平面本身固有的诣振模式被激发,也会引起信号S参数的变化,进而引起信号完整性问题;电源和地上的噪声引起的共模辐射,也会带来严重的EM辐射;EM!的传导和辐射「扰,同样也会造成电了系统的电源波动或信号恶化,产生S|/PANSOFa subsidiary efIPCB信号完整性甩源完整性和EM分析培训手册问题。PCB设计过程中同时针对这三个方面进行考察和控制,是高性能PCB系统仿真和设计的必然趋势DThrough cap to close return pathDriverReceiverDisplacement current cause Power/Ground cav ity noise阻抗不运续引的S1和P川题紧相关自口凵□□口口电源平面的谐振频点和EM辐射峰值频率相应3PcB前仿真—熟悉软件界面和基本操作31PCB数据的导入和检查Ansoft提供了与当前业界主流的 PCB Layout工具(如A|egro, Board station,PADs,Expedition, Zuken等)之间方便快捷的接口。下面以PADS为例介绍下PCB文件导入 Ansoft slave的过程。首先,在PADS中输出*.aSC文件。在输出之前首先要在菜单的 tools-> pour manager中进行 Plane connect和 Hatch的操作,如下图所示:u Pour ManagerFlood Hatch (lane Connect lInternalPlane1elect点Internalplant1 Confirm Connect O perationStart close[邮卫。[H8PCB信号完整性/电源完整性和EM分析培训手册ANSOFTsubsIdiary ef ANRY, las,haI■u Pour ManagerFlood Hatch) lane Connect IHatch Mode8Hach点Fast hatch匚cx匚se.匚世p接下来,需要在菜单的too-> option->Sp| it/Mixed plane设置中,对 Save to pcb file栏选择 All plane data选项。如下图所示:optionsDrafting Grids < split / Mixed Plene>L Die Component via PatterSave to pcB filtMixed plane display○ Plane polygon outline○ Plane polygon outlines斗 plane data→ed plane dating radius:0.00凸ar ate gap:日Automatic actionsRvIRCreate cutouts around embedded platLanHelp设置好此项后,在菜单中运行File-> Export,选择*.asc文件的路径和名称后,弹出以下对话框:
