首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输

  • 资源大小:1005 K
  • 上传时间:2022-01-11
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VERILOG DCFIFO FPGA 时钟域

资 源 简 介

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.207898s