首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

  • 资源大小:650 K
  • 上传时间:2022-03-21
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog C68013 68013 SLAVE

资 源 简 介

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序,实际测试可用。可以直接跟上位机连接,传输数据。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.186672s