采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下：
1.系统主时钟为100 MHz。
2.数据为16位-数据线上连续2次00FF后数据传输开始。
3.系统内部总线宽度为8位。
- 资源大小：5648 K
- 上传时间：2022-05-09
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
100
MHz
资 源 简 介
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下：
1.系统主时钟为100 MHz。
2.数据为16位-数据线上连续2次00FF后数据传输开始。
3.系统内部总线宽度为8位。
4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。
5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。
6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY信号启动所选通道RAM中数值的显示过程。数值顺次显示一遍后显示结束，可以重新设定SEL的值选择下一个通道。模块数据线为8位，显示器件为4个8段LED。
7.数据采集模式如下：单通道采集（由SEL信号选择通道），多通道顺次采集（当前通道采满后转入下一通道），多通道并行采集（每通道依次采集一个数据）。模式由控制信号MODE选择，采集数据的总个数由NUM_COLLECT给出。
8.数据采集过程中不能读取，数据读取过程中不能采集
