首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 用verilog编写的高速8路并行dds模块

用verilog编写的高速8路并行dds模块

  • 资源大小:6 K
  • 上传时间:2022-05-15
  • 下载次数:1次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: verilog dds 8路 编写

资 源 简 介

用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP