首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 维特比译码的FPGA实现

维特比译码的FPGA实现

  • 资源大小:1447 K
  • 上传时间:2022-09-13
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA 译码

资 源 简 介

卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法,它按照最大似然译码准则,在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现,设计是采用硬件VHDL语言来完成,并在ModelSim和Quartus Ⅱ软件环境下进行编译和仿真。在论文中介绍了Viterbi译码器的各模块的各种算法,并着重介绍了本设计所采用的具体方法,通过仿真和测试,验证了设计的正确性。最后,介绍了Viterbi译码器在未来通信中的发展和应用。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP