首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > RS(255,223)译码器的FPGA实现及其性能测试

RS(255,223)译码器的FPGA实现及其性能测试

  • 资源大小:2327 K
  • 上传时间:2022-09-14
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA 255 223 译码器

资 源 简 介

  本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。   本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平,对我国以后航天项目高速数据传输系统的设计有着很大的意义。 

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP