首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 全并行Viterbi译码器的FPGA实现

全并行Viterbi译码器的FPGA实现

  • 资源大小:2760 K
  • 上传时间:2022-09-14
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Viterbi FPGA 并行 译码器

资 源 简 介

  本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。  首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结构设计进行优化并利用FPGA实现,而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。  测试结果表明,系统的误码率达到了工程标准的要求,从而验证了译码器设计的可靠性,同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.247665s