首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 夏宇闻数字逻辑设计

夏宇闻数字逻辑设计

  • 资源大小:2957 K
  • 上传时间:2022-09-22
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 夏宇闻 verilog 逻辑设计

资 源 简 介

国内最早推广VERILOG设计方法,有丰富工程实践经验,曾获得包括国家发明二等奖在内的多项国家级奖励,是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作,曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等,为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责,离休后仍贡献余热,担任北京至芯FPGA培训中心顾问。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP